【拓墣觀點】台積電發展HPC版圖！CoWoS封裝技術成推手
晶圓代工龍頭台積電與Broadcom攜手開發CoWoS封裝平台，試圖透過倍縮光罩技術，擴大封裝程序所需的中介層。
在此封裝技術演進下，台積電持續發展CoWoS封裝技術，期望於2021年搭配5nm製程技術，推出SoC 3倍面積之中介層封裝，以此呼應逐漸提升的記憶體容量與高效能運算需求。
線寬微縮成趨勢，TSMC接續開發新一代CoWoS技術
隨著台積電於晶圓製造線寬的持續微縮，其封測技術發展亦隨之強化，從而提高整體產品的良率及功能性。
CoWoS封裝技術於2011年第三季台積電法說會中首次亮相，成為開啟後續基板級封測應用的重要指標。
跟隨台積電的線寬微縮技術，CoWoS封裝能力也相繼發展出第一至三代相應產品技術，進一步與Broadcom共同合作，試圖導入2X倍縮光罩技術，推出2倍面積之中介層產品，從而因應快速增加的運算效能及高頻寬記憶體(HBM)等市場需求。
而台積電於CoWoS的封裝技術發展，卻不止於此。
根據台積電公開資料，第四代CoWoS依然運用倍縮光罩技術，使得中介層面積有效提高3倍，也將使HBM記憶體容量最高可提升至128GB，並且有效提升HPC晶片的運算效能。
高階晶片需求帶動台積電CoWoS發展
台積電於CoWoS封裝技術上的發展趨勢，憑藉於伺服器及高性能運算晶片(HPC)等需求帶動，驅使整體業績表現擁有不錯成績。
集邦科技旗下拓墣產業研究院指出，雖然受到新冠肺炎疫情影響，評估2020上半年營收表現，在伺服器終端大廠需求引領下，推測將與2019上半年呈現持平態勢。
進一步探討台積電CoWoS封裝技術之相關競爭對手，整體評估，可能只有IDM大廠Intel開發之EMIB先進封裝技術能夠與之比擬。
然而，Intel開發之EMIB先進封裝技術，是否能如台積電晶圓代工一般，廣泛提供其他高階晶片商相關後段封測需求，依現階段而言，這點可能未必能實現。
主要原因為Intel仍然希望保有Stratix 10之FPGA產品的製造優勢，相關的高階封裝技術只會應用於自家產品中。
整體而言，為求持續延伸線寬微縮的發展趨勢，台積電已於後段製程導入CoWoS封裝技術，藉此因應逐漸提升的高階晶片市場需求。
對於競爭對手動態，除Intel擁有相近的EMIB先進封裝技術外，目前仍無其他競爭者，就現階段而言，台積電於CoWoS封裝技術，依然保有一定程度的領先優勢。
